东芝
公司(Toshiba Corporation)近宣布开发采用小面积、低功率像素读出电路的
CMOS
图像传感器
。内置读出电路的样品传感器显示，其性能是传统传感器的两倍。(1)2月20日，东芝在加州旧金山召开的2013年国际固态电路会议(ISSCC 2013)上展示了这项研发成果。
随着新兴市场对商品手机的需求增大，CMOS图像传感器需要具备小尺寸、低功耗和低噪音性能等特性。CMOS图像传感器的像素读出电路主要为降噪相关双采样(CDS)电路，并配有可编程增益放大器(PGA)和模数转换器(ADC)。串行信号处理架构适合通过小面积、低功率像素读出电路确保传统CMOS图像传感器安全可靠，因为PGA和ADC可供该传感器各列区中的诸多CDS电路共享。尽管如此，小尺寸和低功率难题依然存在，因为降噪电路在读出电路中所占面积较大，另外，PGA和ADC的功耗较高。
东芝已经开发出三种关键技术来攻克这些难题：
1) 主要由高面积效率的PMOS电容器组成的列CDS电路。CDS电路的面积缩小为传统电路的一半左右。
2) 在读出电路方面，通过PMOS电容器的电容耦合实现同步电平转换，能够对列CDS电路和PGA及ADC之间的信号动态范围进行调整。此举可降低PGA及ADC的功率和电压，进而促使功耗降低40%。
3) 在ADC中采用低功率开关程序，适合处理CMOS图像传感器的像素信号。此举可将ADC的开关功耗降低80%。
东芝已经将上述三种技术整合到样品传感器中，并证实可将传感器内核的总体性能提高一倍。该公司目前计划于2013财年将采用读出电路的CMOS图像传感器应用到低成本手机和医用照相机中。
