OFweek 电子工程 网讯：应用直通矽晶穿孔(TSV)技术的三维积体电路(3D IC)为半导体业界提供全新境界的效率、功耗、效能及体积优势。然而，若要让3D IC成为主流，还必须执行许多基础的工作。 电子设计 自动化(EDA)业者提供周延的解决方案支援3D IC革命，包括类比与数位设计实现、封装与印刷 电路板 (PCB)设计工具。半导体厂可以运用这个解决方案，满足高效率设计应用TSV技术的3D IC的所有需求。

随着更高密度、更大频宽与更低功耗的需求日益增加，许多IC团队都在期待应用TSV技术的3D IC。3D IC以更小的体积容纳丰富的功能，实现“超越摩尔定律(More than Moore)”的完善整合，以及更高的效能与更低的成本。3D IC封装可以容纳许多异质晶粒，如逻辑、记忆体、类比、射频(RF)与微机电系统(MEMS)于不同的制程，例如28奈米(nm)的高速逻辑与130nm的类比。这样可以为系统单 芯片 (SoC)整合提供替代方案，延迟投入新制程时的昂贵转移动作，让开发人员能够在单一封装中容纳更多的功能。

应用TSV技术的3D IC预料将对网路架构、绘图、行动通讯与运算等领域造成广泛的冲击，尤其是对需要超轻、小巧、低功耗装置的应用影响更钜。具体的应用领域包括多核心中央处理器(CPU)、绘图处理器(GPU)、封包缓冲器(Packet Buffer)/路由器、智慧手机、平板电脑、迷你电脑(Netbook)、相机、DVD播放机和电视机上盒。

尽管大家兴趣盎然，但这项技术仍在萌芽阶段。缺乏标准定义，供应链生态系仍然捉摸不定，还有设计、验证和测试挑战仍须解决。本文说明3D IC技术的概要，并讨论设计挑战、生态系统要求及所需解决方案。尽管多年来市面上一直有许多多重晶粒封装流通着，本文聚焦于运用TSV技术堆叠晶粒的晶片设计实现(Silicon Realization)，尤其是堆叠不同类型晶粒的应用，如逻辑、记忆体、类比、数位或RF。

从设计的观点而言，好消息是3D IC不需要大规模更新工具(Retooling)，不需要新的“3D”设计系统，制程技术方面也没有明显的跃进。但是，结构分析、平面规画、绕线与布局、发热分析、时序、讯号完整性、IC/封装协同设计与测试等领域需要新的功能。有些新功能现在已有，还有些则仍待开发。

对3D IC而言，芯片实现是不可或缺的方法。芯片实现有许多形式，包括类比与数位矽智财(IP)区块、整个IC与系统芯片，或者3D IC。无论终产品如何，晶片实现流程有三个特点：一致的设计与验证意图、适当运用更高阶抽象化，以及聚合实体、电子与制造资料成为圆满的“签核(Signoff)”流程。成功的3D IC设计 环境可在时间掌握设计意图、运用早期判断与平面规画来支援抽象化，甚至透过测试、设计实现、萃取、分析与封装工具而达成聚合。